

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-115601
 (43)Date of publication of application : 21.04.2000

(51)Int.CI. H04N 5/225
 H04N 5/232


(21)Application number : 10-282993 (71)Applicant : SONY CORP
 (22)Date of filing : 05.10.1998 (72)Inventor : KIMURA SUSUMU

(54) IMAGE PICKUP DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent generation of the interference fringes of images by beat components in a video camera, capable of the synchronous/asynchronous communication of digital image signals by an IEEE1394 high performance serial bus.

SOLUTION: This device is provided with an image pickup part 10 operated by a clock generated with a timing generator 15 and an interface part 20 for communication composed of a 1394 camera link layer block 21 and a physical layer block 22, capable of the synchronous/asynchronous communication of the digital image signals through the IEEE1394 high performance serial bus for performing data communication between the image pickup part 10 and an external device. In this case, the clock of the interface part 20 for the communication is supplied to the timing generator of the image pickup part 10, and the timing generator 15 is driven, based on the clock of the interface part 20 for the communication.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2000-115601
(P2000-115601A)

(43) 公開日 平成12年4月21日 (2000.4.21)

(51) Int.Cl.
H 0 4 N 5/225
 5/232

識別記号

F I
H 0 4 N 5/225
 5/232

テマコード(参考)
F 5 C 0 2 2
Z

審査請求 未請求 請求項の数 1 O.L (全 5 頁)

(21) 出願番号 特願平10-282993

(22) 出願日 平成10年10月5日 (1998.10.5)


(71) 出願人 000002185
ソニー株式会社
東京都品川区北品川6丁目7番35号
(72) 発明者 木村 進
東京都品川区北品川6丁目7番35号 ソニ
一株式会社内
(74) 代理人 100067736
弁理士 小池 晃 (外2名)
F ターム(参考) 50022 AB68 AC00 AC75

(54) 【発明の名称】 撮像装置

(57) 【要約】

【課題】 IEEE 1394ハイ・パフォーマンス・シリアル・バスによるデジタル画像信号の同期・非同期通信が可能なビデオカメラにおいて、ビート成分による画像の干渉の発生を防止する。

【解決手段】 タイミングジェネレータ15により生成されるクロックにより動作する撮像部10のと、上記撮像部10と外部装置との間でデータ通信を行うためのIEEE 1394ハイ・パフォーマンス・シリアル・バスによるデジタル画像信号の同期・非同期通信が可能な1394カメラ・リンク層ブロック21と物理層ブロック22からなる通信用インターフェース部20とを備え、上記通信用インターフェース部20のクロックを上記撮像部10のタイミングジェネレータ15に供給し、上記タイミングジェネレータ15を通信用インターフェース部20のクロックに基づいて駆動する。



【特許請求の範囲】

【請求項1】 タイミングジェネレータにより生成されるクロックにより動作する撮像部と、上記撮像部と外部装置との間でデータ通信を行うための通信用インターフェース部とを備え、上記通信用インターフェース部のクロックを上記撮像部のタイミングジェネレータに供給し、上記タイミングジェネレータを通信用インターフェース部のクロックに基づいて駆動することを特徴とする撮像装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、撮像部と外部装置との間でデータ通信を行うための通信機能を有する撮像装置に関する。

【0002】

【従来の技術】 IEEE (The International of Electrical and Electronics Engineers, Inc.) 1394ハイ・パフォーマンス・シリアル・バスによるデジタル画像信号の同期・非同期通信が可能なビデオカメラでは、IEEE 1394の方式上、高速データ転送処理が可能でビデオのフレーム数まで対応をとるができるので、通常動画を処理して転送するようになっている。そして、IEEE 1394の通信ケーブルを介して上記ビデオカメラに接続されたパソコンコンピュータ等からなる画像処理装置では、上記通信ケーブルを介して入力された動画を止めて静止画を得ることができる。

【0003】 この種のビデオカメラは、例えば図5に示すように、撮像部110と通信用インターフェース部120とからなる。

【0004】 撮像部110では、CCDイメージセンサ111により得られる撮像信号が、A/D変換部112によりデジタル信号に変換され、デジタル信号処理部113によりガンマ補正やホワイトバランス調整などの所定のカメラ信号処理が施されて、デジタルビデオ信号となる。この撮像部110は、水晶振動子115により与えられる原発振周波数が24.5454MHzのクロックに従って、各種タイミング信号を生成するタイミングジェネレータ116を備え、このタイミングジェネレータ116からの各種タイミング信号によって、上記CCDイメージセンサ111の駆動部114、A/D変換部112やデジタル信号処理部113が駆動されるようになっている。

【0005】 また、通信用インターフェース部120は、例えばIEEE 1394ハイ・パフォーマンス・シリアル・バスによるデジタル画像信号の同期・非同期通信が可能な1394カメラ・リンク層ブロック121と物理層ブロック122からなる。この通信用インターフェース部120は、撮像部110のタイミングジェネレータ116から供給される周波数が24.5454MHzのクロックにより1394カメラ・リンク層ブロック

121が駆動され、この1394カメラ・リンク層ブロック121において、撮像部110から供給されるデジタルビデオ信号をバッファメモリ123に蓄積して、IEEE 1394方式に従ったAVプロトコルの処理を行い、デジタルビデオ信号をisochronousパケットとして物理層ブロック122からIEEE 1394通信ケーブルを介して外部の画像処理装置に送るようになっている。上記物理層ブロック122は、水晶振動子124により与えられる原発振周波数が24.576MHzのクロックに従って動作するようになっている。

【0006】

【発明が解決しようとする課題】 ところで、従来のIEEE 1394ハイ・パフォーマンス・シリアル・バスによるデジタル画像信号の同期・非同期通信が可能なビデオカメラでは、通信用インターフェース部120のクロック周波数には24.576MHzを使用し、撮像部110のタイミングジェネレータ116のクロック周波数には24.5454MHzを使用していたので、それぞれの周波数の水晶振動子124, 115を必要とするばかりでなく、2種類のクロック周波数は近接しているのでそのビート成分が画像の干渉縞となる映像ノイズとしてビデオ信号に重畠されてしまうという問題点があった。また、上記ビート成分による映像ノイズを抑えるために、電源フィルタの強化や各ブロック間の電磁シールドなどの対策を必要としていた。

【0007】 そこで、本発明の目的は、上述の如き従来の問題点に鑑み、IEEE 1394ハイ・パフォーマンス・シリアル・バスによるデジタル画像信号の同期・非同期通信が可能なビデオカメラにおいて、上述の如きビート成分による画像の干渉縞の発生を防止することにある。

【0008】

【課題を解決するための手段】 本発明に係る撮像装置は、タイミングジェネレータにより生成されるクロックにより動作する撮像部と、上記撮像部と外部装置との間でデータ通信を行うための通信用インターフェース部とを備え、上記通信用インターフェース部のクロックを上記撮像部のタイミングジェネレータに供給し、上記タイミングジェネレータを通信用インターフェース部のクロックに基づいて駆動することを特徴とするものである。

【0009】

【発明の実施の形態】 以下、本発明の実施の形態について図面を参照しながら説明する。

【0010】 本発明に係る撮像装置は、例えば図1に示すように構成される。

【0011】 この撮像装置は、撮像部10と通信用インターフェース部20とからなる。

【0012】 撮像部10では、CCDイメージセンサ11により得られる撮像信号が、A/D変換部12によりデジタル信号に変換され、デジタル信号処理部13によ

りガンマ補正やホワイトバランス調整などの所定のカメラ信号処理が施されて、デジタルビデオ信号とされる。この撮像部10は、外部より供給される24.576MHzのクロックにより動作して、各種タイミング信号を生成するタイミングジェネレータ15を備え、このタイミングジェネレータ15からの各種タイミング信号によって、上記CCDイメージセンサ11の駆動部14、A/D変換部12やデジタル信号処理部13が駆動されるようになっている。

【0013】また、通信用インターフェース部20は、IEEE1394ハイ・パフォーマンス・シリアル・バスによるデジタル画像信号の同期・非同期通信が可能な1394カメラ・リンク層ブロック21と物理層ブロック22からなる。この通信用インターフェース部20は、物理層ブロック22から供給される周波数が49.152MHzのクロックにより1394カメラ・リンク層ブロック21が駆動され、この1394カメラ・リンク層ブロック21において、撮像部10から供給されるデジタルビデオ信号をバッファメモリ23に蓄積して、IEEE1394方式に従ったAVプロトコルの処理を行い、デジタルビデオ信号をisochronousパケットとして物理層ブロック22からIEEE1394通信ケーブルを介して外部の画像処理装置に送るようになっている。上記物理層ブロック22は、水晶振動子24により与えられる原発振周波数が24.576MHzのクロックに従って動作するようになっている。

【0014】さらに、上記物理層ブロック22は、水晶振動子により与えられる原発振周波数が24.576MHzのクロックを2倍する2倍回路25を内蔵しており、この2倍回路25から周波数が49.152MHzのクロックを上記1394カメラ・リンク層ブロックに23供給するようになっている。さらに、この物理層ブロック22には、上記2倍回路25の出力端に1/2分周回路30が接続されており、この1/2分周回路30を介して周波数が24.576MHzのクロックを上記撮像部10のタイミングジェネレータ15に供給するようになっている。

【0015】このような構成の撮像装置では、撮像部10と通信用インターフェース部20が同一のクロック周波数で動作するので、ビート成分による画像の干渉が発生せず、電源フィルタの強化や各部ロック間の電磁シールドなどの対策を必要とすることもない。

【0016】ここで、上記撮像装置において、撮像部10のタイミングジェネレータ15が49.152MHzのクロックで動作する仕様のものである場合には、1/2分周回路30を設けることなく、図2に示すように、物理層ブロック22の2倍回路25から周波数が49.152MHzのクロックを上記タイミングジェネレータ15に直接供給すればよい。

【0017】また、撮像部10のタイミングジェネレー

タ15及び通信用インターフェース部20の1394カメラ・リンク層ブロック21が24.576MHzのクロックで動作する仕様のものである場合には、1/2分周回路30及び2倍回路25を設けることなく、図3に示すように、物理層ブロック22から周波数が24.576MHzのクロックを上記撮像部10のタイミングジェネレータ15及び通信用インターフェース部20の1394カメラ・リンク層ブロック21に直接供給すればよい。

【0018】なお、図4に示すように、上記通信用インターフェース部20から上記撮像部10のタイミングジェネレータ15に供給する周波数が24.576MHzのクロックをこの撮像装置に内蔵される制御用のマイクロコンピュータ40に1/2分周回路30を介して供給するようにして、上記1/2分周回路30により生成される周波数が12.288MHzのクロックで上記マイクロコンピュータ40を動作させるようにすれば、ノイズの発生をさらに少なくすることができる。

【0019】

【発明の効果】以上説明したように、本発明に係る撮像装置では、通信用インターフェース部のクロックを撮像部のタイミングジェネレータに供給し、上記タイミングジェネレータを通信用インターフェース部のクロックに基づいて駆動するので、ビート成分による画像の干渉が発生せず、電源フィルタの強化や各部ロック間の電磁シールドなどの対策を必要とすることもない。しかも、通信用インターフェース部のクロックを与えるのに水晶振動子を1個用いるだけで必要なクロックを得ることができるので、IEEE1394ハイ・パフォーマンス・シリアル・バスによるデジタル画像信号の同期・非同期通信が可能なビデオカメラ構成を簡略化することができる。

【図面の簡単な説明】

【図1】本発明を適用した撮像装置の構成を示すブロック図である。

【図2】本発明に係る撮像装置の変形例の要部構成を示すブロック図である。

【図3】本発明に係る撮像装置の他の変形例の要部構成を示すブロック図である。

【図4】本発明に係る撮像装置のさらに他の変形例の要部構成を示すブロック図である。


【図5】従来の撮像装置の構成を示すブロック図である。

【符号の説明】


10 撮像部、11 CCDイメージセンサ、12 A/D変換器、13 デジタル信号処理回路、14 駆動回路、15 タイミングジェネレータ、20 通信用インターフェース部、21 1394カメラ・リンク層ブロック、22 物理層ブロック、23 バッファメモリ、24 水晶振動子、25 2倍回路、30 1/2分周

回路、40 マイクロコンピュータ


【図1】




【図2】




【図3】



【図4】



【図5】



THIS PAGE BLANK (USPTO)